تلفن: 04142273781

ترجمه مقاله حلقه قفل فاز بر اساس حذف هارمونیک های انتخابی برای کاربردهای بهره برداری – نشریه IEEE

عنوان فارسی: حلقه قفل فاز (PLL) بر اساس حذف هارمونیک های انتخابی برای کاربردهای بهره برداری
عنوان انگلیسی: Phase-Locked Loop Based on Selective Harmonics Elimination for Utility Applications
تعداد صفحات مقاله انگلیسی : 10 تعداد صفحات ترجمه فارسی : 24
سال انتشار : 2013 نشریه : آی تریپل ای - IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 6941 رفرنس : دارد
محتوای فایل : zip حجم فایل : 4.62Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مهندسی الکترونیک، مهندسی کنترل، برق مخابرات و مخابرات سیستم
مجله: نتایج و یافته های بدست آمده در حوزه الکترونیک قدرت
دانشگاه: دانشکده پلی تکنیک دانشگاه سائو پائولو، برزیل
کلمات کلیدی: آرایش‌هایی با درگاه قابل برنامه‌ نویسی (FPGA)، حلقه‌ های قفل فاز (PLL)، الکترونیک قدرت
وضعیت ترجمه عناوین تصاویر و جداول: ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول: ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب

چکیده

مقدمه

PLL تکفاز کلاسیک

PLL با سیگنال فیدبک نوع موج مربعی

تحلیل PLL سیگنال فیدبک نوع موج مربعی

الف. ولتاژ ورودی سینوسی خالص

ب. ولتاژ ورودی معوج

SHE-PLL

نتایج شبیه‌سازی و تجربی

الف. تست‌های حالت دائم

ب. تست‌های حالت گذرا

SHE-PLL سه‌فاز

نتیجه‌گیری

نمونه متن انگلیسی

Abstract

Phase-locked loops (PLL) are widely used in power electronics equipment connected to the mains. The use of a square wave voltage-controlled oscillator instead of a sinusoidal one eliminates one multiplier, resulting in a simple PLL algorithm, suitable for low-cost processors. In spite of its simplicity, distorted grid voltages cause steady-state phase error. This paper proposes the use of a modified square waveform obtained by the selective harmonics elimination (SHE) method to solve the phase error problem. Simulation and experimental results for the steady state and the transient tests are presented to validate the proposed singlephase and three-phase SHE-PLL methods. The tests using a fieldprogrammable gate array show that the dynamic response of the proposed method is similar to that of classical PLL, with a simpler implementation.

نمونه متن ترجمه

چکیده

حلقه‌های قفل شده فاز (PLL) به طور گسترده در تجهیزات الکترونیکی متصل به شبکه کاربرد دارند. استفاده از یک اسیلاتور کنترل‌شده با ولتاژ مربع‌شکل به جای بک اسیلاتور سینوسی نیاز به یک ضرب‌کننده را کاهش داده، منجر به یک الگوریتم ساده PLL می‌شود که برای پردازنده‌های کم‌هزینه نیز مناسب است. علیرغم سادگی آن، ولتاژهای معوج شبکه باعث خطای حالت دائم فاز می‌شوند. این مقاله کاربرد یک شکل‌موج مربعی اصلاح‌شده را ارائه می‌دهد که از روش حذف هارمونی انتخابی (SHE) بدست آمده است تا مشکل خطای فاز حل شود. نتایج شبیه‌سازی و تجربی تست‌های حالت دائم و گذرا ارائه می‌شوند تا اعتبار روش‌های تکفاز و سه‌فاز SHE-PLL به اثبات برسد. تست‌های انجام شده با یک آرایش درگاه قابل‌ برنامه‌نویسی  (FPGA) نشان می‌دهند که پاسخ دینامیکی روش ارائه شده مشابه PLL کلاسیک است اما پیکربندی‌ ساده‌ای دارد.