ترجمه مقاله تحلیل جمع کننده توان پایین پرسرعت و با فضای کارآمد - نشریه IJARCCE

ترجمه مقاله تحلیل جمع کننده توان پایین پرسرعت و با فضای کارآمد - نشریه IJARCCE
قیمت خرید این محصول
۲۴,۰۰۰ تومان
دانلود رایگان نمونه دانلود مقاله انگلیسی
عنوان فارسی
تحلیل جمع کننده توان پایین، پرسرعت و با فضای کارآمد
عنوان انگلیسی
Analysis of Low Power, Area- Efficient and High Speed Fast Adder
صفحات مقاله فارسی
11
صفحات مقاله انگلیسی
6
سال انتشار
2013
نشریه
IJARCCE
فرمت مقاله انگلیسی
PDF
فرمت ترجمه مقاله
ورد تایپ شده
رفرنس
دارد
کد محصول
5869
وضعیت ترجمه عناوین تصاویر و جداول
ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول
ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه
به صورت عکس، درج شده است
رشته های مرتبط با این مقاله
مهندسی برق
گرایش های مرتبط با این مقاله
مهندسی الکترونیک، سیستمهای الکترونیک دیجیتال و مدارهای مجتمع الکترونیک
مجله
مجله بین المللی تحقیقات پیشرفته در کامپیوتر و مهندسی ارتباطات
دانشگاه
گروه ECE، موسسه علوم و تکنولوژی Mody، هند
کلمات کلیدی
جمع کننده، جمع کننده گزینش رقم نقلی (CSLA)، CSLA اصلاح شده (MCSLA)، CSLA ریشه مجذور (SQRT CSLA)، پردازنده‌های پردازش داده
فهرست مطالب
چکیده
مقدمه
بررسی مطالعات
CSLA اصلاح شده
SQRT CSLA منظم و SQRT CSLA اصلاح شده
SQRT CSLA پیشنهادی استفاده کننده از منطق بولی مشترک
نتایج
نتیجه گیری
چشم انداز تحقیق آینده
نمونه چکیده متن اصلی انگلیسی
Abstract

In electronics, adder is a digital circuit that performs addition of numbers. To perform fast arithmetic operations, carry select adder (CSLA) is one of the fastest adders used in many data- processing processors. The structure of CSLA is such that there is further scope of reducing the area, delay and power consumption. Simple and efficient gate – level modification is used in order to reduce the area, delay and power of CSLA. Based on the modifications, 8-bit, 16-bit, 32-bit and 64-bit architectures of CSLA are designed and compared. In this paper, conventional CSLA is compared with Modified Carry select adder (MCSLA), Regular Square Root CSLA (SQRT CSLA), Modified SQRT CSLA and Proposed SQRT CSLA in terms of area, delay and power consumption. The result analysis shows that the proposed structure is better than the conventional CSLA.

نمونه چکیده ترجمه متن فارسی
چکیده
در علم الکترونیک، جمع کننده مداری دیجیتال است که عمل جمع کردن اعداد را انجام می‌دهد. برای انجام عملیات حسابی سریع، جمع کننده گزینش رقم نقلی (CSLA) یکی از سریع‌ترین جمع کننده‌هایی است که در بسیاری از پردازنده‌های پردازش داده استفاده می‌شود. ساختار CSLA طوری است که جای بیشتری برای کاهش فضا، تأخیر و مصرف برق دارد. اصلاح سطح گیت ساده و کارآمد به منظور کاهش فضا، تأخیر و برق مصرفی CSLA بکار می‌رود. براساس این اصلاحات، معماری‌های 8، 16، 32 و 64 بیت CSLA طراحی شده و مقایسه می‌شوند. در این مقاله، CSLA معمولی با جمع کننده گزینش رقم نقلی اصلاح شده (MCSLA)،CSLA ریشه مجذور منظم (SQRT CSLA)، SQRT CSLA اصلاح شده و SQRT CSLA پیشنهادی از حیث فضا، تأخیر و مصرف برق مقایسه می‌شود. تحلیل نتایج نشان می‌دهند که این ساختار پیشنهادی بهتر از CSLA معمولی است.

بدون دیدگاه