ترجمه مقاله معماری ALU با پشتیبانی دقت دینامیکی - نشریه IEEE

قیمت خرید این محصول

۳۳,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

عنوان فارسی

معماری ALU با پشتیبانی دقت دینامیکی

عنوان انگلیسی

ALU Architecture with Dynamic Precision Support

صفحات مقاله فارسی

18

صفحات مقاله انگلیسی

8

سال انتشار

2012

رفرنس

دارای رفرنس در داخل متن و انتهای مقاله

نشریه

آی تریپل ای - IEEE

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده و pdf

نوع مقاله

ISI

نوع ارائه مقاله

کنفرانس

شناسه ISSN مجله

2166-5133

کد محصول

9852

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است ✓

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است ☓

وضعیت ترجمه منابع داخل متن

به صورت عدد درج شده است ✓

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

بیس

است ✓

مدل مفهومی

دارد ✓

پرسشنامه

ندارد ☓

متغیر

ندارد ☓

رفرنس در ترجمه

در داخل متن و انتهای مقاله درج شده است

رشته و گرایش های مرتبط با این مقاله

مهندسی کامپیوتر، معماری سیستم های کامپیوتری و سخت افزار

کنفرانس

سمپوزیوم شتاب دهنده های کاربردی در محاسبات با کارایی بالا - Symposium on Application Accelerators in High Performance Computing

دانشگاه

گروه مهندسی برق و علوم کامپیوتر، دانشگاه تنسی، ایالات متحده آمریکا

کلمات کلیدی

دقت دینامیکی، ALUs، FPGAs، محاسبه با کارایی بالا، اصلاح تکراری

کلمات کلیدی انگلیسی

dynamic precision - ALUs - FPGAs - high-performance computing - iterative refinement

doi یا شناسه دیجیتال

https://doi.org/10.1109/SAAHPC.2012.29

فهرست مطالب

چکیده
1. مقدمه
2. کارهای پیشین
A. طرح‌های ALUs
B. کاربردها
3. رویکرد پیشنهادی
A. پشتیبانی دقیق دینامیکی
B. طراحی افزایشگر با پشتیبانی DP
C. طراحی ضریب افزایش با پشتیبانی DP
4. نتایج اجرا و یک مطالعه موردی
5. نتیجه گیری
منابع

نمونه چکیده متن اصلی انگلیسی

Abstract

Exploiting computational precision can improve performance significantly without losing accuracy in many applications. To enable this, we propose an innovative arithmetic logic unit (ALU) architecture that supports true dynamic precision operations on the fly. The proposed architecture targets both fixed-point and floating-point ALUs, but in this paper we focus mainly on the precision-controlling mechanism and the corresponding implementations for fixed-point adders and multipliers. We implemented the architecture on Xilinx Virtex-5 XC5VLX110T FPGAs, and the results show that the area and latency overheads are 1% ~ 24% depending on the structure and configuration. This implies the overhead can be minimized if the ALU structure and configuration are chosen carefully for specific applications. As a case study, we apply this architecture to binary cascade iterative refinement (BCIR). 4X speedup is observed in this case study.

نمونه چکیده ترجمه متن فارسی

چکیده
استفاده از دقت محاسباتی می‌تواند بدون از بین بردن دقت و درستی، عملکرد را در بسیاری از کاربردها بطور قابل توجهی بهبود ببخشد. برای این منظور، ما ابتدا معماری واحد حسابی- منطقی نوآورانه (ALU) را ارائه می‌دهیم که از عملیات دقیق و درست دینامیکی در حین کار پشتیبانی می‌کند. معماری پیشنهادی، هر دو ممیز ثابت و شناور ALU ها را مورد هدف قرار می‌دهد، اما در این مقاله ما عمدتاً بر روی مکانیسم کنترل دقیق و اجراهای مربوطه برای افزایشگرها و ضرایب افزایش ممیز ثابت تمرکز می‌کنیم. ما این معماری را بر روی Xilinx Virtex-5 XC5VLX110T FPGAs اجرا کردیم و نتایج نشان می‌دهند که این ناحیه و سربارهای تاخیر بسته به ساختار و پیکره بندی بین 1% تا 24% هستند. این بدین معنا است که در صورت انتخاب درست ساختار و پیکره بندی ALU برای کاربردهای خاص، میزان سربار می‌تواند به حداقل برسد. به عنوان یک مطالعه موردی، ما این معماری را برای بهسازی تکراری آبشاری دوگانه (BCIR) بکار می‌بریم. سرعت 4 برابر در این مطالعه موردی مشاهده می‌شود.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی کامپیوتر