تلفن: 04142273781

ترجمه مقاله معماری VLSI برای افزایش تحمل پذیری در برابر خطای NoC با توپولوژی شبکه چهار یدک – نشریه IEEE

عنوان فارسی: یک معماری VLSI برای افزایش تحمل پذیری در برابر خطای NoC با استفاده از توپولوژی شبکه چهار یدک و پیکربندی مجدد پویا
عنوان انگلیسی: A VLSI Architecture for Enhancing the Fault Tolerance of NoC using Quad-spare Mesh Topology and Dynamic Reconfiguration
تعداد صفحات مقاله انگلیسی : 4 تعداد صفحات ترجمه فارسی : 10
سال انتشار : 2013 نشریه : آی تریپل ای - IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 9096 رفرنس : دارد
محتوای فایل : zip حجم فایل : 1.19Mb
رشته های مرتبط با این مقاله: مهندسی فناوری اطلاعات، کامپیوتر و برق
گرایش های مرتبط با این مقاله: شبکه های کامپیوتری، معماری سیستم های کامپیوتری و مدارهای مجتمع الکترونیک
مجله: سمپوزیوم بین المللی درباره مدار و سیستم - International Symposium on Circuits and Systems
دانشگاه: موسسه میکروالکترونیک و آزمایشگاه ملی علوم و فناوری اطلاعات، دانشگاه Tsinghua، چین
وضعیت ترجمه عناوین تصاویر: ترجمه شده است
وضعیت ترجمه متون داخل تصاویر: ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب

چکیده

1- مقدمه

II. طرح شبکه چهار یدکی (QUAD-SPARE MESH)

A. توپولوژی شبکه چهار یدکی

B. پیکربندی مجدد توپولوژی

C. الگوریتم مسیریابی

III. نتایج ارزیابی و تجربی

A. تحلیل اعتبار

B. تحلیل های اعتبار تنزل زمان

C. زمان متوسط برای تحلیل شکست

D. خروجی

IV. نتیجه گیری

نمونه متن انگلیسی

Abstract

Effective fault tolerant techniques are crucial for a Network-on-Chip (NoC) to achieve reliable communication. In this paper, a novel VLSI architecture employing redundant routers is proposed to enhance the fault tolerance of an NoC. The NoC mesh is divided into blocks of 2×2 routers with a spare router placed in the center. The proposed fault-tolerant architecture, referred to as a quad-spare mesh, can be dynamically reconfigured by changing control signals without altering the underlying topology. This dynamic reconfiguration and its corresponding routing algorithm are demonstrated in detail. Experimental results show that the proposed design achieves significant improvements on reliability compared with those reported in the literature.

نمونه متن ترجمه

چکیده

تکنیک های تحمل پذیری در برابر خطای (تحمل خطا) موثر برای شبکه روی تراشه (NoC) به منظور دستیابی به ارتباطات قابل اعتماد بسیار حیاتی هستند. در این مقاله، یک معماری جدید VLSI که روترهای برکنار شده را به کار می‌گیرد، برای افزایش تحمل خطای یک NoC پیشنهاد شده است. شبکه NoC به دو بلوک 2×2از روترها با یک روتر یدک که در مرکز قرار گرفته، تقسیم می شود. معماری تحمل خطای پیشنهادی، به عنوان یک شبکه چهار –یدکی اشاره شده، می تواند با تغییر سیگنال های کنترل بدون تغییر دادن توپولوژی اساسی ، به طور پویا مجدد پیکربندی شود. این پیکربندی مجدد پویا و الگوریتم مسیریابی متناظرش با جرئیات نشان داده شده‌اند. نتایج تجربی نشان می‌دهند که طرح پیشنهادی، بهبودهای قابل توجهی روی قابلیت اطمینان در مقایسه با آنهایی که در این ادبیات گزارش شده اند، بدست آورده است.