ترجمه مقاله یک مرحله Class-G کارآمد برای سوئیچینگ برنامه های تقویت کننده توان RF – نشریه IEEE
مبلغ : 33800 تومان
سال انتشار : 2018
ترجمه مقاله طراحی کاملا امن پویش با ثبات پیش خورد تغییر
قیمت خرید این کالا
23,800 تومان
| عنوان فارسی: | طراحی کاملا امن پویش با استفاده از ثبات های پیش خورد ( فید فوروارد ) تغییر |
| عنوان انگلیسی: | Strongly Secure Scan Design Using Generalized Feed Forward Shift Registers |
| تعداد صفحات مقاله انگلیسی : 4 | تعداد صفحات ترجمه فارسی : 11 |
| سال انتشار : 2015 | نشریه : IEICE |
| فرمت مقاله انگلیسی : PDF | فرمت ترجمه مقاله : ورد تایپ شده |
| کد محصول : 5712 | رفرنس : دارد |
| محتوای فایل : zip | حجم فایل : 1.26Mb |
| رشته های مرتبط با این مقاله: مهندسی برق |
| گرایش های مرتبط با این مقاله: هوش ماشین و رباتیک، مکاترونیک، مهندسی کنترل و مهندسی الکترونیک |
| مجله: موسسه مهندسین الکترونیک، اطلاعات و ارتباطات |
| دانشگاه: دانشگاه Osaka Gakuin |
| کلمات کلیدی: طراحی برای آزمون پذیری، طراحی اسکن، تعمیم شیفت رجیسترهای پیشخور، امنیت، مبتنی بر اسکن حمله سمت کانال |
| وضعیت ترجمه عناوین تصاویر: ترجمه شده است |
| وضعیت ترجمه متون داخل تصاویر : ترجمه نشده است |
| وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است |
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب
خلاصه
1. مقدمه
2. آزمون پذیری ثبات های فید فوروارد تغییر به صورت عمومی شده
3. امنیت در ثبات های تغییر با شبکه های فیدفوروارد عمومی شده
4. طراحی های کاملا امن
5. نتیجه گیری
نمونه متن انگلیسی
1. Introduction
It is important to find an efficient design-for-testability (DFT) methodology that satisfies both security and testability, although there exists an inherent contradiction between security and testability for digital circuits. Scan design is a powerful DFT technique that provides high controllability and observability over a chip and yields high fault coverage [1]. However, this also accommodates reverse engineering, which damages security. For secure chip designers, there is a demand to protect secret data from sidechannel attacks and other hacking schemes[2]. Different approaches[3]–[9] have been proposed to solve this problem. All the approaches except [7] add extra hardware outside of the scan chain. Disadvantages of this are high area overhead, timing overhead or performance degradation, increased complexity of testing, and limited security for the registers part, among others.
نمونه متن ترجمه
1. مقدمه
یافتن یک طراحی قابل تست ( DFT ) که بتواند هم از نظر امنیت و هم از نظر کارایی مناسب باشد ، موضوع مهمی است ، با وجود این که تناقض زیادی بین امنیت بالا و آزمون پذیری برای مدار های دیجیتال وجود دارد. طراحی اسکن یک تکنیک قوی DFT است که بتواند کنترل پذیری بالا و قابلیت مشاهده را بر روی یک چیپ فراهم کند و همچنین بتواند خطا های ایجاد شده را نیز پوشش دهد. اما ، این موضوع همچنین نیازمند مهندسی معکوس بوده که همین موضوع موجب آسیب به میزان امنیت وارد میکند. برای طراحی امن چیپ ها ، نیاز به محافظت از داده های رمزی از حمله های جانبی کامال ها و دیگر طرح های هک وجود دارد. روش های متفاوتی برای حل مشکل امنیت پیشنهاد شده است. تمام این روش ها به غیر از روشی که ار مرجع شماره ی 7 به آن اشاره شده است ، یک سخت افزار اضافی را به زنجیره ی اسکن اضافه میکند. ضررات این روش ، پوشش زیاد فضایی ، اضافه شدن زمان بندی ها و یا کاهش عملکرد میباشد که همین موضوع موجب افزایش پیچیدگی زمان بندی ها شده و موجب میشود که امنیت ایجاد شده برای قسمت ثبات ها و در دیگر قسمت ها کاهش پیدا کند.
