ترجمه مقاله تاثیر و توجیه کاهش دیواره درین القا شده بر روی MOSFET 100 نانومتری - نشریه IOP

قیمت خرید این محصول

۲۹,۰۰۰ تومان

دانلود مقاله انگلیسی

عنوان فارسی

تاثیر و توجیه کاهش دیواره درین القا شده بر روی MOSFET 100 نانومتری با دی الکتریک های گیت K

عنوان انگلیسی

The influence and explanation of fringing-induced barrier lowering on sub-100 nm MOSFETs with high-k gate dielectrics

صفحات مقاله فارسی

10

صفحات مقاله انگلیسی

5

سال انتشار

2012

نشریه

IOP

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

F836

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه شده است

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

رشته های مرتبط با این مقاله

مهندسی برق

گرایش های مرتبط با این مقاله

مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی

مجله

انجمن فیزیک چینی - Chinese Physical Society

دانشگاه

دانشکده میکرو الکترونیک، چین

کلمات کلیدی

دی الکتریک گیت با K بالا، کاهش دیواره درین القا شده (FIBL)، دی الکتریک گیت استک، MOSTEF

ترجمه این مقاله به صورت خلاصه و با کیفیت متوسط انجام شده است. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.

۰.۰ (بدون امتیاز)

امتیاز دهید

فهرست مطالب

چکیده
1- مقدمه
2- ساختار و پارامتر های دستگاه
3- مکانیسم فیزیکی اثر FIBL
4- نتایج و بحث
5- نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

The fringing-induced barrier lowering (FIBL) effect of sub-100 nm MOSFETs with high-k gate dielectrics is investigated using a two-dimensional device simulator. An equivalent capacitance theory is proposed to explain the physics mechanism of the FIBL effect. The FIBL effect is enhanced and the short channel performance is degraded with increasing capacitance. Based on equivalent capacitance theory, the influences of channel length, junction depth, gate/lightly doped drain (LDD) overlap length, spacer material and spacer width on FIBL is thoroughly investigated. A stack gate dielectric is presented to suppress the FIBL effect.

نمونه چکیده ترجمه متن فارسی

چکیده
تاثیر کاهش دیواره درین القا شده(FIBL) در MOSFET 100 نانومتری با دی الکتریک های گیت با K بالا با استفاده از دو شبیه ساز دستگاه دو بعدی بررسی می شود. یک تئوری خازن معادل برای توضیح مکانیسم های فیزیکی اثر کاهش دیواره درین القا شده(FIBL) مورد استفاده قرار گرفت. بر اساس تئوری خازن معادل، اثرات طول کانال، عمق اتصال، طول هم پوشانی درین دوپ شده سبک و گیت، مواد اسپیسر و عرض اسپیسر بر روی کاهش دیواره درین القا شده(FIBL) به طور کامل بررسی می شود. دی الکتریک گیت استک برای مهار اثر کاهش دیواره درین القا شده(FIBL) ارایه شده است.