ترجمه مقاله یک مبدل آنالوگ به دیجیتال SAR 2 بیت بر سیکل و 400 MS/s با DAC مقاومتی - نشریه IEEE

قیمت خرید این محصول

۳۵,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

عنوان فارسی

یک مبدل آنالوگ به دیجیتال SAR 2 بیت بر سیکل و 400 MS/s با DAC مقاومتی

عنوان انگلیسی

An 8-b 400-MS/s 2-b-Per-Cycle SAR ADC With Resistive DAC

صفحات مقاله فارسی

20

صفحات مقاله انگلیسی

10

سال انتشار

2012

نشریه

آی تریپل ای - IEEE

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

143

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

رشته های مرتبط با این مقاله

مهندسی برق

گرایش های مرتبط با این مقاله

مهندسی الکترونیک، مدارهای مجتمع الکترونیک و سیستمهای الکترونیک دیجیتال

مجله

مجله مدارهای حالت جامد - JOURNAL OF SOLID-STATE CIRCUITS

دانشگاه

دانشکده علوم و فناوری، دانشگاه ماکائو

کلمات کلیدی

مبدل آنالوگ به دیجیتال، DAC مقاومتی، رجیستر تقریب متوالی SAR)، 2) بیت بر دوره (2 b/C)

۰.۰ (بدون امتیاز)

امتیاز دهید

فهرست مطالب

چکیده
1- مقدمه
2- تحلیل و معماری ADC
الف) دقت دوره SAR
ب) قدرت تشخیص ADC
3- پیاده سازی مداری
الف) مدارهای نمونه برداری با شبکه بوت-استرپ تزویج شده متقاطع
ب) DAC مرجع
ج) دیکودر دیجیتال:
د) کالیبراسیون آفست
4- ملاحظات طراحی اولیه
5- نتایج اندازه گیری
6- نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

An 8-b 400-MS/s 2-b-per-cycle (2 b/C) successive approximation register (SAR) analog-to-digital converter (ADC) is fabricated in 65-nm CMOS. With the implementation of a low-power and small-area resistive DAC and associated highly integrated circuit implementation, the proposed SAR ADC achieves rapid conversion rate, low power, and compact area, leading to SNDR of 44.5 dB and SFDR of 54.0 dB, at 400 MS/s with 1.9-MHz input. The measured FOM is 73 fJ/conversion-step at 400 MS/s from 1.2-V supply and 42 fJ/conversion-step at 250 MS/s from a 1-V supply. The active area with the digital calibration is 0.028 mm .

نمونه چکیده ترجمه متن فارسی

چکیده

در این مقاله یک مبدل آنالوگ به دیجیتال رجیستر تقریب متوالی، 2 بیت بر سیکل و 400 MS/s 8بیتی با استفاده از تکنولوژی CMOS 65 نانومتری ساخته شده است. با پیاده سازی یک DAC مقاومتی با توان پایین و سطح ناچیز و پیاده سازی مدار تلفیق وابسته، SAR ADC پیشنهادی به نرخ تبدیل سریع، توان پایین، و محدوده فشرده دست پیدا می کند که منجر به SDNR ای برابر با 44.5 دسیبل و SFDR برابر با 54 دسیبل در 400 MS/s با ورودی 1.9 مگاهرتز می شود. FOM اندازه گیری شده برابر "مرحله تبدیل 73 fJ/" در 400 MS/s از تغذیه 1.2 ولت و "مرحله تبدیل 42 fJ/" در 250 MS/s از یک تغذیه 1 ولتی می شود. ناحیه فعال با کالیبراسیون دیجیتال برابر 0.028 میلی متر مربع است.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی برق