ترجمه مقاله یک SAR ADC 9.1-ENOB 1-kS/s در تکنولوژی CMOS 0/13 نانومتر - نشریه IEEE

قیمت خرید این محصول

۳۵,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

نشریه

آی تریپل ای - IEEE

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

5247

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

رشته های مرتبط با این مقاله

مهندسی پزشکی، مهندسی برق

گرایش های مرتبط با این مقاله

بیوالکتریک، مهندسی الکترونیک

مجله

مجله مدارات حالت جامد

دانشگاه

دانشکده مهندسی برق، دانشگاه لینشوپینگ، سوئد

کلمات کلیدی

ADC، تبدیل آنالوگ به دیجیتال، مصرف توان نشتی، الکترونیک‌های توان-پایین، تجهیزات کاشت پزشکی، تخمین متوالی

۰.۰ (بدون امتیاز)

امتیاز دهید

فهرست مطالب

چکیده
1- مقدمه
2- معماری ADC
3- پیاده سازی مدار
الف) DAC خازنی
ب) طراحی سوئیچ
ج) مقایسه گر چفت دینامیکی
د) منطق کنترل SAR
4.نتایج اندازه گیری
5.نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

This paper describes an ultra-low power SAR ADC for medical implant devices. To achieve the nano-watt range power consumption, an ultra-low power design strategy has been utilized, imposing maximum simplicity on the ADC architecture, low transistor count and matched capacitive DAC with a switching scheme which results in full-range sampling without switch bootstrapping and extra reset voltage. Furthermore, a dual-supply voltage scheme allows the SAR logic to operate at 0.4 V, reducing the overall power consumption of the ADC by 15% without any loss in performance. The ADC was fabricated in 0.13- m CMOS. In dual-supply mode (1.0 V for analog and 0.4 V for digital), the ADC consumes 53 nW at a sampling rate of 1 kS/s and achieves the ENOB of 9.1 bits. The leakage power constitutes 25% of the 53-nW total power.

نمونه چکیده ترجمه متن فارسی

چکیده

این مقاله یک SAR ADC با توان فوق العاده پایین را برای تجهیزات کاشت پزشکی توصیف می‌کند. به منظور دستیابی به محدوده مصرفی نانو وات، یک روش طراحی با توان فوق العاده پایین به کار گرفته شده است که سبب ایجاد حداکثر سادگی در معماری ADC، تعداد اندک ترانزیستورها و DAC خازنی تطبیق یافته با یک روش سوئیچینگ می‌شود که منجر به نمونه برداری محدوده کامل بدون سوئیچ بوت-استرپ و ولتاژ تنظیم مجدد اضافی می‌شود. بعلاوه، یک روش منبع ولتاژ دوگانه به منظق SAR این اجازه را می‌دهد که در ولتاژ 0.4 ولت کار کند که این کار موجب کاهش کل توان مصرفی در ADC به میزان 15 درصد بدون هرگونه تلفات در عملکرد می شود. ADC با تکنولوژی 130 میکرومتر ساخته شده است. در حالت تغذیه دوگانه (1 ولت برای آنالوگ و 0.4 ولت برای دیجیتال)، ADC 53 نانو وات در یک نرخ نمونه برداری 1 kS/s را مصرف می‌کند و به ENOB برابر با 9.1 بیت دست می‌یابد. توان نشتی تنها 25 درصد از کل توان 53 نانو وات را تشکیل می‌دهد.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی برق، دانلود رایگان مقالات انگلیسی مهندسی پزشکی