تلفن: 04142273781

ترجمه مقاله نقایص فیزیکی در دستگاه گرافینی بر پایه اتصال pn با قابلیت پیکربندی مجدد – نشریه IEEE

عنوان فارسی: بررسی چگونگی نقایص فیزیکی در دستگاه های گرافینی بر پایه اتصال pn با قابلیت پیکربندی مجدد
عنوان انگلیسی: Investigating the Behavior of Physical Defects in pn-Junction Based Reconfigurable Graphene Devices
تعداد صفحات مقاله انگلیسی : 6 تعداد صفحات ترجمه فارسی : 16
سال انتشار : 2013 نشریه : آی تریپل ای - IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 5909 رفرنس : دارد
محتوای فایل : zip حجم فایل : 2.21Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مهندسی الکترونیک، سیستمهای الکترونیک دیجیتال، دارهای مجتمع الکترونیک و مکاترونیک
مجله: کارگاه تست آمریکایی - American Test Workshop
دانشگاه: پلی تکنیک دی تورینو، ایتالیا
وضعیت ترجمه عناوین تصاویر و جداول: ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول: ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب

چکیده

1-مقدمه

2. مدل های خرابی برای مدارهای دیجیتال

3. دستگاه گرافینی با قابلیت پیکربندی مجدد

الف- اتصال pn گرافینی

ب. ساختار و سودمندی دستگاه RG

ث. مدل الکتریکی معادل

4. درک و مدلسازی نقایص فیزیکی در دستگاه های RG

الف. مشخص سازی نقایص فیزیکی

ب. مدلسازی و شبیه سازی نقص

1)مدل های الکتریکی تحت نقایص از نوع اتصال کم مقاومت

2) مدل های الکتریکی تحت نقایص نوع باز (قطع شدگی در مسیر جریان الکتریکی)

ث. به تصویر کشیدن خرابی های فیزیکی برای مدل های خرابی

5- نتیجه گیری و نکات نهایی

نمونه متن انگلیسی

Abstract

Graphene, one of the viable candidates to replace Silicon in the next generation electronic devices, is pushing the research community to find new technological solutions that can exploit its special characteristics. Among the proposed approaches, the electrostatic doping represents a key option. It allows the implementation of equivalent pn-junctions through which is possible to build a new class of reconfigurable logic gates, the devices analyzed in this work. Recent works presented a quantitative analysis of such gates in terms of area, delay and power consumptions, confirming their superiority w.r.t. CMOS technologies below the 22nm. This work explores another dimension, that is testability, and proposes a study of possible physical defects that might alter the functionality of the graphene logic gates. The electrical behavior of faulty devices, obtained through the emulation of physical failures at the SPICE-level, has been analyzed and mapped at a higher level of abstraction using proper fault models. Most of such models belong to the CMOS domain, but for some specific class of defects, new fault definitions are needed.

نمونه متن ترجمه

چکیده

گرافین یکی از انتخاب های قابل دوام برای جایگزینی با سیلیکون در دستگاه های الکترونیکی نسل آینده است که جامعه تحقیقاتی را به سمت یافتن راه حل های جدید صنعتی میل می دهد تا بتوانند از خصوصیات ویژه آن بهره گیرند. در بین روش های پیشنهادی، روش ناخالص سازی الکترواستاتیک بیانگر یک انتخاب کلیدی و مهم است. این روش اجازه پیاده سازی اتصالات pn معادل را می دهد که از طریق آن این امکان وجود خواهد داشت تا یک رده از گیت های منطقی با قابلیت پیکربندی مجدد را بسازیم که همان دستگاه هایی هستند که در این تحقیق مورد تجزیه و تحلیل قرار می گیرند. کارهای تحقیقاتی اخیر یک تحلیل کمی در مورد این نوع گیت ها از لحاظ سطح، تأخیر و مصرف انرژی ارائه دادند که برتری آنها را نسبت به فناوری های CMOS زیر 22 نانومتر را تأیید می کرد. تحقیق حاضر، بعد دیگری را بررسی می کند و آن، قابلیت آزمایش است و نیز یک مطالعه در مورد نقایص فیزیکی ممکن پیشنهاد می دهد که ممکن است سودمندی گیت های منطقی گرافینی را تغییر دهد. رفتار الکتریکی دستگاه های معیوب، که از طریق شبیه سازی خرابی های فیزیکی در سطح SPICE بدست می آید، تجزیه و تحلیل شده و در سطح فشردگی بالا با استفاده از مدل های صحیح خرابی به تصویر درآمده است. اغلب این گونه مدل ها به دامنه CMOS تعلق دارند، اما برای برخی از رده های خاص نقایص، تعاریف جدید خرابی نیاز است.