ترجمه مقاله طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ‌ای توان پایین

قیمت خرید این محصول

۲۴,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

عنوان فارسی

طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ‌ای توان پایین

عنوان انگلیسی

Design of Low Power Two Stage CMOS Operational Amplifier

صفحات مقاله فارسی

8

صفحات مقاله انگلیسی

3

سال انتشار

2013

نشریه

Ijsr

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

5360

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه شده است

رشته های مرتبط با این مقاله

مهندسی برق و مهندسی کامپیوتر

گرایش های مرتبط با این مقاله

مهندسی الکترونیک و مهندسی نرم افزار

مجله

مجله بین المللی علوم و تحقیقات

دانشگاه

گروه الکترونیک و ارتباطات، دانشگاه فنی گجرات، هند

کلمات کلیدی

تقویت‌کننده عملیاتی CMOS دو مرحله‌ای، پایداری ، جبران ساز فرکانس، توان پایین

۰.۰ (بدون امتیاز)

امتیاز دهید

فهرست مطالب

چکیده
1. مقدمه
نمای کلی مقاله
2. تقویت‌کننده عملیاتی CMOS دو مرحله‌ای
3. طراحی تقویت‌کننده عملیاتی دو مرحله‌ای
4. نتایج شبیه‌سازی
4.1 اندازه‌گیری بهره
4.2 حاشیه فاز
4.3 سوئینگ خروجی
5. نتیجه‌گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

The trend towards low voltage low power silicon chip systems has been growing quickly due to the increasing demand of smaller size and longer battery life for portable applications in all marketing segments. The supply voltage is being scaled down to reduce overall power consumption of the system. The objective of this project is to implement the full custom design of low voltage and low power operational amplifier. In this paper a well defined method for the design of a two-stage CMOS operational amplifier is presented. The op-amp which has been designed, exhibits a unity gain frequency of 8MHz, a gain of 70dB with 750 phase margin and power consumption is 19.5µW. The simplest frequency compensation technique employs the Miller effect by connecting a compensation capacitor across the high-gain stage. Both the theoretical calculations and computer aided simulation analysis have been given in detail. Design has been carried out in Tanner tools. The simulation results in a tsmc 0.18um CMOS process from a 1.8V voltage supply demonstrate the designed has a gain 70dB.

نمونه چکیده ترجمه متن فارسی

چکیده
روند گرایش به سمت سیستم‌های چیپ سیلیکنی با توان و ولتاژ پایین، به سبب تقاضا جهت کوچک‌تر شدن اندازه و طولانی‌تر شدن طول عمر باتری برای کاربردهای پورتابل (قابل حمل) در تمامی بخش‌های بازاریابی و تجارت، توجهات بسیاری را به خود جلب کرده است. ولتاژ منبع تغذیه جهت کاهش کل توان مصرفی سیستم با نسبت ثابتی کاهش یافته است. هدف از این پروژه، پیاده‌سازی طراحی سفارشی کاملی از تقویت‌کننده عملیاتی با توان و ولتاژ پایین است. در این مقاله، یک روش متداول برای طراحی تقویت‌کننده عملیاتی CMOS دو مرحله‌ای ارائه شده است. تقویت‌کننده عملیاتی که در این مقاله طراحی شده است، فرکانس بهره واحد 8 مگاهرتز، بهره 70 دسی‌بل با 75 درجه حاشیه فاز و توان مصرفی 19.5 میکرو وات را نشان می‌دهد. ساده‌ترین روش جبران سازی فرکانس، استفاده از اثر میلر توسط اتصال یک خازن جبران ساز در دوسر مرحله گین بالا می‌باشد. محاسبات تئوری و تحلیل شبیه‌سازی های کامپیوتری به تفضیل ارائه شده‌اند. طراحی با استفاده از ابزار Tanner انجام گرفته است. نتایج شبیه‌سازی در یک فرآیند CMOS 0.18 میکرومتری شرکت تولید نیمه‌هادی تایوان از یک منبع تغذیه 1.8 ولت، نشان می‌دهد که طراحی دارای بهره 70 دسی‌بل است.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی کامپیوتر، دانلود رایگان مقالات انگلیسی مهندسی برق