ترجمه مقاله جمع کننده گزینش رقم نقلی دارای BEC و RCA - نشریه IJARCCE

قیمت خرید این محصول

۲۴,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

عنوان فارسی

جمع کننده گزینش رقم نقلی دارای BEC و RCA

عنوان انگلیسی

Carry select adder using BEC and RCA

صفحات مقاله فارسی

10

صفحات مقاله انگلیسی

4

سال انتشار

2014

نشریه

IJARCCE

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

5871

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

رشته های مرتبط با این مقاله

مهندسی برق و مهندسی کامپیوتر

گرایش های مرتبط با این مقاله

مهندسی الکترونیک، سیستمهای الکترونیک دیجیتال، مدارهای مجتمع الکترونیک، معماری سیستم های کامپیوتری و سخت افزار

مجله

مجله بین المللی تحقیقات پیشرفته در کامپیوتر و مهندسی ارتباطات

دانشگاه

گروه ECE، کالج MVGR، ویساکاپاتنام، هند

کلمات کلیدی

CSLA، RCA، BEC، VLSI

فهرست مطالب

چکیده
1. مقدمه
2. سیستم موجود
اصول مکانیکی جهش رقم نقلی
معایب جمع کننده جهش رقم نقلی
3.نتایج
4.نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

DESIGN of power-efficient and high-speed data path logic systems are one of the most substantial areas of research in VLSI system design. In digital adders, the speed of addition is limited by the time required to propagate a carry through the adder. The sum for each bit position in an elementary adder is generated sequentially only after the previous bit position has been summed and a carry propagated into the next position. The Carry select adder (CSLA) is used in many computational systems to alleviate the problem of carry propagation delay by independently generating multiple carries and then select a carry to generate the sum . However, the CSLA is not area efficient because it uses multiple pairs of Ripple Carry Adders (RCA) to generate partial sum and carry by considering carry input , then the final sum and carry are selected by the multiplexers (mux). The basic idea of this work is to use Binary to Excess-1 Converter (BEC) instead of RCA in the regular CSLA to achieve high speed and low power consumption..

نمونه چکیده ترجمه متن فارسی

چکیده
طراحی سیستم‌های منطقی مسیر داده پرسرعت و با بازدهی انرژی بالا یکی از مهم‌ترین زمینه‌های تحقیقاتی در طراحی سیستم VLSI است. در جمع کننده‌های دیجیتال، سرعت عمل جمع به واسطه زمان موردنیاز برای پخش رقم نقلی از طریق جمع کننده محدود می‌شود. جمع برای هر محل بیت در یک جمع کننده مقدماتی بطور متوالی پس از اینکه محل بیت قبلی جمع شد و یک رقم نقلی به محل بعدی پخش شد، تولید می‌شود. جمع کننده گزینش رقم نقلی (CSLA) در بسیاری از سیستم‌های محاسباتی کاربرد دارد تا مشکل تأخیر پخش رقم نقلی با تولید جداگانه چند رقم نقلی و سپس گزینش یک رقم نقلی برای تولید جمع رفع شود. با این حال، CSLA از نظر فضا کارآمد نیست زیرا از چند زوج جمع کننده رقم نقلی پله‌ای (RCA) برای تولید جمع و رقم نقلی جزئی با درنظرگیری ورودی رقم نقلی استفاده می‌کند و سپس جمع و رقم نقلی نهایی به وسیله تسهیم کننده‌ها (mux) انتخاب می‌شود. ایده اولیه این تحقیق استفاده از مبدل دوتایی به اضافی-1 (BEC) بجای RCA در CSLA منظم جهت رسیدن به سرعت باد و مصرف برق کم است.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی کامپیوتر، دانلود رایگان مقالات انگلیسی مهندسی برق