تلفن: ۰۴۱۴۲۲۷۳۷۸۱
تلفن: ۰۹۲۱۶۴۲۶۳۸۴

ترجمه مقاله پشتیبانی معماری و مقایسه‌ سه مدل پایداری حافظه در سیستم های بر پایه‌ NoC – نشریه IEEE

عنوان فارسی: پشتیبانی معماری و مقایسه‌ سه مدل پایداری حافظه در سیستم های بر پایه‌ NoC
عنوان انگلیسی: Architecture Support and Comparison of Three Memory Consistency Models in NoC based Systems
تعداد صفحات مقاله انگلیسی : 8 تعداد صفحات ترجمه فارسی : 23
سال انتشار : 2012 نشریه : آی تریپل ای - IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 8967 رفرنس : دارد
محتوای فایل : zip حجم فایل : 1.83Mb
رشته های مرتبط با این مقاله: مهندسی کامپیوتر
گرایش های مرتبط با این مقاله: معماری سیستم های کامپیوتری و سخت افزار
مجله: پانزدهمین کنفرانس یورو میکرو در طراحی سیستم های دیجیتال
دانشگاه: گروه سیستم های الکترونیکی، موسسه فناوری KTH-Royal، سوئد
کلمات کلیدی: پایداری حافظه، پایداری رهاسازی، مقیاس پذیری، حافظه‌ مشترک توزیع شده، شبکه روی چیپ
وضعیت ترجمه عناوین تصاویر و جداول: ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول: ترجمه نشده است
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب

چکیده

1- مقدمه

2- کارهای مربوطه

الف) پایداری حافظه در سیستم‌های DSM ریزپردازنده

ب) پایداری حافظه در سیستم های چندهسته‌ای بر پایه‌ی NoC

3- مدل‌های TSO، PSO و RC

الف) مدل TSO

ب) مدل PSO

پ) مدل RC

4- پلتفورم McNoC بر پایه‌ DSM

5- ادراک مدل‌های TSO، PSO و RC

الف) مدل TSO

ب) مدل PSO

پ) مدل RC

6- آزمایش‌ها و نتایج

الف) هزینه‌های پیاده‌سازی سخت‌افزاری

ب) شرایط تجربی

پ) آزمایش‌ها با حجم‌های کار سنتزی

ت) نتایج و بحث

ث) حجم‌های کار کاربردی

1) ضرب ماتریسی

2) جستجوی الگو

3) شمارش بیت/آنالیز داده

7- نتیجه‌گیری

نمونه متن انگلیسی

Abstract

We propose a novel hardware support for three relaxed memory models, Release Consistency (RC), Partial Store Ordering (PSO) and Total Store Ordering (TSO) in Network-onChip (NoC) based distributed shared memory multicore systems. The RC model is realized by using a Transaction Counter and an Address Stack based approach to enforce the required global orders on the shared memory operations. The PSO and TSO models are realized by using a Write Transaction Counter and a Write Address Stack based approach to enforce the required global orders on the shared memory operations. In the experiments, we use a configurable platform based on a 2D mesh NoC using deflection routing policy. The results show that under synthetic workloads, the average execution time for the RC, PSO and TSO models in 8x8 network (64 cores) is reduced by 35.8%, 22.7% and 16.5% over the sequential consistency (SC) model, respectively. The average speedup for the RC, PSO and TSO models in 8x8 network under different application workloads is increased by 34.3%, 10.6% and 8.9% over the SC model, respectively. The area cost for the TSO, PSO and RC models is increased by less than 2% over the SC model at the interface to the processor.

نمونه متن ترجمه

چکیده

ما یک پشتیبانی سخت‌افزاری نوین برای سه مدل حافظه‌ آزاد ، پایداری رهاسازی (RC)، آرایش نگهداری نسبی (PSO) و آرایش نگهداری کامل (TSO) در سیستم های چند‌هسته ای حافظه‌ی مشترک توزیع‌شده بر پایه‌ی شبکه روی چیپ (NoC) پیشنهاد کردیم. مدل RC به کاربرد یک روش بر پایه‌ی یک شمارشگر تبادل و یک دسته آدرس برای تقویت ترتیب‌های سراسری لازم روی عملیات حافظه‌ی مشترک شناخته‌می‌شود. مدل‌های PSO و TSO به کاربرد یک روش بر پایه‌ی یک شمارشگر تبادل نوشتاری و یک دسته آدرس نوشتاری برای تقویت ترتیب‌های سراسری لازم روی عملیات حافظه‌ی مشترک شناخته‌می‌شوند. در تجربیات، ما از یک پلتفورم قابل پیکربندی بر اساس یک شبکه‌ی NoC دوبعدی با استفاده از سیاست مسیریابی تغییر مکانی استفاده کردیم. نتایج نشان داد که در حجم کار علمی، زمان متوسط اجرا برای مدل‌های RC، PSO و TSO در شبکه‌ی 8در8 (64 هسته) نسبت به مدل پایداری پیاپی (SC) به ترتیب 8/35%، 7/22% و 5/16% کاهش می‌یابد. میزان افزایش متوسط سرعت در حجم‌ کار کاربردی مختلف برای مدل‌های RC، PSO و TSO در شبکه‌ی 8در8 نسبت به مدل SC به ترتیب 3/34%، 6/10% و 9/8% افزایش یافت. هزینه‌ی سطحی در واسطه‌ی پردازنده برای مدل‌های RC، PSO و TSO نسبت به SC تنها 2% افزایش داشت.