منوی کاربری
  • پشتیبانی: ۴۲۲۷۳۷۸۱ - ۰۴۱
  • سبد خرید

ترجمه مقاله شناخت محدوده بین هسته ای حافظه سطح بالا جهت بهره برداری از ترافیک موجود در GPGPUs - نشریه IEEE

ترجمه مقاله شناخت محدوده بین هسته ای حافظه سطح بالا جهت بهره برداری از ترافیک موجود در GPGPUs - نشریه IEEE
قیمت خرید این محصول
۳۹,۰۰۰ تومان
دانلود رایگان نمونه دانلود مقاله انگلیسی
عنوان فارسی
LA-LLC: شناخت محدوده بین هسته ای حافظه سطح بالا به منظور بهره برداری از ترافیک موجود در GPGPUs
عنوان انگلیسی
LA-LLC: Inter-Core Locality-Aware Last-Level Cache to Exploit Many-to-Many Traffic in GPGPUs
صفحات مقاله فارسی
13
صفحات مقاله انگلیسی
4
سال انتشار
2017
نشریه
آی تریپل ای - IEEE
فرمت مقاله انگلیسی
PDF
فرمت ترجمه مقاله
ورد تایپ شده
رفرنس
دارد
کد محصول
8389
وضعیت ترجمه عناوین تصاویر و جداول
ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول
ترجمه نشده است
رشته های مرتبط با این مقاله
مهندسی کامپیوتر
گرایش های مرتبط با این مقاله
معماری سیستم های کامپیوتری و سخت افزار کامپیوتر
مجله
اسناد معماری کامپیوتر - COMPUTER ARCHITECTURE LETTERS
دانشگاه
دانشگاه گنت، بلژیک
کلمات کلیدی
GPGPU ،NoC، محدوده بین هسته ای، LLC
۰.۰ (بدون امتیاز)
امتیاز دهید
فهرست مطالب
چکیده
1. مقدمه
2. زمینه و انگیزه
3. معماری LA-LLC
4. ارزیابی
5. کار مربوطه
6. نتیجه گیری
نمونه چکیده متن اصلی انگلیسی
Abstract

The reply network is a severe performance bottleneck in General Purpose Graphic Processing Units (GPGPUs), as the communication path from memory controllers (MC) to cores is often congested. In this paper, we find that instead of relying on the congested communication path between MCs and cores, the unused core-to-core communication path can be leveraged to transfer data blocks between cores. We propose the inter-core Locality-Aware Last-Level Cache (LA-LLC), which requires only few bits per cache block and enables a core to fetch shared data from another core’s private cache instead of the LLC. Leveraging inter-core communication, LA-LLC transforms few-to-many traffic to many-tomany traffic, thereby mitigating the reply network bottleneck. For a set of applications exhibiting varying degrees of inter-core locality, LA-LLC reduces memory access latency and increases performance by 21.1 percent on average and up to 68 percent, with negligible hardware cost.

نمونه چکیده ترجمه متن فارسی
چکیده

شبکه پاسخ ,  یک تنگراه اجرائی سر سخت  در واحد پردازش گرافیکی هدف (GPGPUs) می باشد.  به طوریکه مسیر ارتباطی از کنترل کنندگان حافظه ( MC ) به سمت هسته ها ,  اغلب شلوغ  است. در این مقاله , ما در یافته ایم که  به جای تکیه بر مسیر ارتباطی شلوغ بین MCs  ها و هسته ها , مسیر ارتباطی هسته به هسته ی از دست رفته , می تواند به منظور ارسال بلاک های داده ای بین هسته ها به کار گرفته شود. طبق نظر ما , آگاهی محدوده ی بین هسته ای حافظه ی سطح بالا (GPGPUs) , تنها نیاز به جند بیت در هر بلوک حافظه ی پنهان داشته و  هسته را قادر به واکشی داده ی به اشتراک گذارده شده از هسته محلی  دیگر حافظه پنهان , به جای LLC می کند.  با اتفاق افتادن  نفوذ ارتباط بین هسته ای , LA-LLC , ارتباط  few- to-many را به many-to-many تبدیل  می کند, در نتیجه  ,  تنگنای شبکه پاسخ اتفاق می افتد. برای مجموعه ای از برنامه های کاربردی ارائه شده در درجات مختلف از محدوده ی بین هسته ای ,  LA-LLC به کاهش زمان تاخیر دسترسی به حافظه پرداخته  و مقدار کارایی با میانگین  21.1  و بالای 68 درصد را با هزینه سخت افزاری ناچیز افزایش می دهد.


بدون دیدگاه