تلفن: ۰۴۱۴۲۲۷۳۷۸۱
تلفن: ۰۹۲۱۶۴۲۶۳۸۴

ترجمه مقاله اجرای مدل TFET SPICE برای تحلیل مدارهای فوق کم توان – نشریه IEEE

عنوان فارسی: اجرای مدل TFET SPICE برای تحلیل مدارهای فوق کم توان
عنوان انگلیسی: Implementation of TFET SPICE Model for Ultra-Low Power Circuit Analysis
تعداد صفحات مقاله انگلیسی : 5 تعداد صفحات ترجمه فارسی : 11 (شامل 1 صفحه رفرنس انگلیسی)
سال انتشار : 2016 نشریه : آی تریپل ای - IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده و pdf
نوع مقاله : ISI پایگاه : اسکوپوس
نوع ارائه مقاله : ژورنال ایمپکت فاکتور(IF) مجله : 2.167 در سال 2018
شاخص H_index مجله : 23 در سال 2019 شاخص SJR مجله : 0.643 در سال 2018
شاخص Q یا Quartile (چارک) : Q2 در سال 2018 شناسه ISSN مجله : 2168-6734
کد محصول : 9795 وضعیت ترجمه : ترجمه شده و آماده دانلود
محتوای فایل : zip حجم فایل : 1.92Mb
رشته و گرایش های مرتبط با این مقاله: مهندسی برق، سیستم های قدرت، مدارهای مجتمع پیچیده، مهندسی الکترونیک
مجله: مجله جامعه دستگاههای الکترونی - Journal of the Electron Devices Society
دانشگاه: مرکز تحقیق و توسعه شرکت ، توشیبا ، ژاپن
کلمات کلیدی: SPICE، مدل سازی دستگاه های نیمه رسانا، ترانزیستور های اثر میدان
کلمات کلیدی انگلیسی: SPICE - semiconductor device modeling - field effect transistors
وضعیت ترجمه عناوین تصاویر و جداول: ترجمه شده است ✓
وضعیت ترجمه متون داخل تصاویر و جداول: جدول ترجمه شده است ✓ تصاویر ترجمه نشده است ☓
وضعیت ترجمه منابع داخل متن: درج نشده است ☓
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است
بیس: است ✓
مدل مفهومی: دارد ✓
پرسشنامه: ندارد ☓
متغیر: ندارد ☓
رفرنس: دارای رفرنس در داخل متن و انتهای مقاله
رفرنس در ترجمه: در انتهای مقاله درج شده است
doi یا شناسه دیجیتال: https://doi.org/10.1109/JEDS.2016.2550606
ترجمه این مقاله با کیفیت عالی آماده خرید اینترنتی میباشد. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.
فهرست مطالب

چکیده

1. مقدمه

2. مدل سازی دستگاه

الف) مدل MOSFET

ب) مدل سازی های TFET

3. ارزیابی مدل

4. جمع بندی

نمونه متن انگلیسی

Abstract

We proposed a compact model for tunneling field effect transistors (TFETs), which combines BSIM4. Our proposed model for tunneling current is based on a drift-diffusion model under the gradual-channel approximation. The total charge for the drain current has been described by a weighted sum of the tunneling charge and the oxide charge for gate-to-source overlap region. In order to obtain TFETs compact model for circuit simulation that operates in every voltage region, the operating current under the various gate-to-source voltage and drain-to-source voltage conditions are considered. Verilog-A description for our proposed model are implemented in the circuit simulator. Model parameters are extracted for conventional TFETs structure by comparing with in-house 2-D TCAD simulation results. After the transistor-level verification, the circuit-level simulation of 81-stage ring-oscillator using our proposed model has been performed.

نمونه متن ترجمه

چکیده

ما در این مقاله یک مدل فشرده برای ترانزیستور های تاثیر میدان تونلی (TFET) را ارائه کرده ایم، که تخمین کانال های مختلف را ترکیب میکند. بار کلی برای جریان تخلیه ، با استفاده از مجموع وزن دار بار تونلی و بار اکسید برای ناحیه ی همپوشانی گیت بر روی سورس، توصیف شده است. برای به دست آوردن مدل فشرده ی TFET برای شبیه سازی مدار هایی که در تمام منطقه های ولتاژی فعالیت میکند، جریان عملیاتی تحت این ولتاژ گیت به سورس و شرایط ولتاژ درین به سورس در این مطالعه در نظر گرفته شده است. Verilog ، که یک توصیف برای مدل پیشنهاد شده ی ما است، در یک شبیه ساز مدار اجرا شده است. پارامتر های مدل برای ساختار های متداول TFET ، با مقایسه ی نتایج شبیه سازی های دو بعدی TCAD ، به دست آمده است. بعد از تایید این شبیه سازی ها در سطح ترانزیستور، شبیه سازی های سطح مدار با نوسان کننده ی حلقه ای 81 مرحله ای با استفاده از مدل ما، انجام میشود.