ترجمه مقاله طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین - نشریه ACM

قیمت خرید این محصول

۳۱,۰۰۰ تومان

دانلود رایگان نمونه دانلود مقاله انگلیسی

عنوان فارسی

طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین

عنوان انگلیسی

Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits

صفحات مقاله فارسی

18

صفحات مقاله انگلیسی

6

سال انتشار

1998

نشریه

ACM

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده

رفرنس

دارد

کد محصول

9001

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

رشته های مرتبط با این مقاله

مهندسی برق

گرایش های مرتبط با این مقاله

مدارهای مجتمع الکترونیک، مهندسی الکترونیک و مهندسی کنترل

مجله

سی و پنجمین کنفرانس سالانه اتوماسیون طراحی - 35th annual Design Automation Conference

دانشگاه

دانشکده برق و کامپیوتر، دانشگاه پوردو، ایالات متحدده آمریکا

۰.۰ (بدون امتیاز)

امتیاز دهید

فهرست مطالب

چکیده
1. مقدمه
2. مدل تاخیری
2.1 تعاریف
2.2 مدل تاخیری Elmore
3-تخمین توان نشت آماده به کار
4-الگوریتم
5-اجرا و نتایج
6-نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

Reduction in leakage power has become an important concern in low voltage, low power and high performance applications. In this paper, we use dual threshold technique to reduce leakage power by assigning high threshold voltage to some transistors in non-critical paths, and using lowthreshold transistors in critical paths. In order to achieve the best leakage power saving under target performance constraints, an algorithm is presented for selecting and assigning an optimal high threshold voltage. A general standby leakage current model which has been verified by HSPICE is used to estimate standby leakage power. Results show that dual threshold technique is good for power reduction during both standby and active modes. The standby leakage power savings for some ISCAS benchmarks can be more than 50%.

نمونه چکیده ترجمه متن فارسی

چکیده
کاهش در توان نشت به یکی از بزگترین نگرانی‌ها در کاربردهای ولتاژ پایین، توان پایین و عملکرد بالا تبدیل شده است. در این مقاله، ما از تکنیک آستانه دوگانه برای کاهش توان نشت با معین کردن ولتاژ آستانه بالا برای برخی ترانزیستورها در مسیرهای غیر-حیاتی و استفاده از ترانزیستورهای آستانه در مسیرهای حیاتی استفاده می‌کنیم. برای دستیابی به بهترین صرفه جویی توان نشت تحت قیدهای عملکرد هدف، الگوریتمی برای انتخاب و معین کردن یک ولتاژ آستانه بالای بهینه ارائه شده است. یک مدل جریان نشت آماده به کار عمومی ، که توسط HSPICE تصدیق شده است؛ برای تخمین توان نشت آماده به کار استفاده می‌شود. نتایج نشان می‌دهند که تکنیک آستانه دوگانه برای کاهش توان درطی هردوی مدهای آماده به کار و فعال خوب می‌باشد. صرفه جویی توان نشت آماده به کار برای برخی معیارهای ISCAS می‌تواند بیش از 50% باشند.

برچسب‌ها: دانلود رایگان مقالات انگلیسی مهندسی برق