



## بخشی از ترجمه مقاله

عنوان فارسی مقاله :

بررسی چگونگی مقایص فیزیکی در دستگاه های گرافینی

بر پایه اتصال pn با قابلیت پیکربندی مجدد

عنوان انگلیسی مقاله :

Investigating the Behavior of Physical Defects in pn-Junction  
Based Reconfigurable Graphene Devices

توجه !



این فایل تنها قسمتی از ترجمه میباشد. برای تهیه مقاله ترجمه شده کامل با فرمت ورد (قابل ویرایش) همراه با نسخه انگلیسی مقاله، [اینجا](#) کلیک نمایید.



# بخشی از ترجمه مقاله

## 5- نتیجه گیری و نکات نهایی

### V. CONCLUSIONS AND FINAL REMARKS

This paper proposes a study on the effects of physical failures in a new class of graphene based reconfigurable logic gates. Apart from introducing the equivalent electrical models of the faulty devices, it also proposes possible defect-to-fault mapping using proper fault models.

The obtained results demonstrate that, as for the CMOS technologies, faults models at different levels of abstraction are needed for the full coverage of the physical defects. As transistor-level models in the CMOS technologies helped to cover specific failures whose effect was not observable at the logic value, so does the stuck-at-0V for the RG-devices. The stuck-at-0V model is reminiscent of the stuck-short model used in CMOS circuits to cover the  $V_{dd}$ -to-Gnd shorts that cause the outputs of logic gates to reach intermediate values. Differently from CMOS, however, the actual output value is not determined by the impedance ratios between pull-up/down networks or the associated faults, indeed, it is stuck at a precise voltage. This is mainly due to the symmetric structure of the graphene device.

این مقاله یک مطالعه در مورد اثرات خرابی‌های فیزیکی در یک ردی جدید از گیت‌های منطقی با قابلیت پیکربندی مجدد پیشنهاد می‌نمود. جذا از معرفی مدل‌های الکتریکی معادل دستگاه‌های معیوب، این مطالعه هم چنین ترسیم نقص تا خرابی را با استفاده از مدل‌های خرابی مناسب پیشنهاد نمود. نتایج حاصل شده این امر را به اثبات رساندند که همانند مدل‌های که در فناوری‌های CMOS مشاهده می‌گردند، مدل‌های خرابی در سطوح مختلف فشرده‌گی برای پوشش کامل نقص‌های فیزیکی نیاز است. همانند مدل‌های سطح ترانزیستوری در فناوری‌های CMOS که به پوشش خرابی‌های خاصی که اثر آنها در مقدار منطقی قابل ملاحظه نیست، کمک می‌کنند، stuck-at-0V نیز برای دستگاه‌های RG نیز این استفاده شده در مدل‌های CMOS است تا اتصالات کم مقاومت به Gnd را پوشش دهد که این باعث می‌شود خروجی‌های گیت‌های منطقی به مقادیر متوسطی برسند. متفاوت از CMOS، هرچند مقدار خروجی واقعی با نسبت‌های مقاومت ظاهری بین شبکه‌های pull up/down یا خرابی‌های مرتبط تعیین نمی‌شود، با این حال در یک ولتاژ دقیق قرار می‌گیرد. این امر عدمتاً ناشی از ساختار متقابله دستگاه گرافینی است.



## توجه!

این فایل تنها قسمتی از ترجمه میباشد. برای تهیه مقاله ترجمه شده کامل با فرمت ورد (قابل ویرایش) همراه با نسخه انگلیسی مقاله، [اینجا](#) کلیک نمایید.

برای جستجوی جدیدترین مقالات ترجمه شده، [اینجا](#) کلیک نمایید.