ترجمه مقاله طراحی و پیاده سازی Radix 8 Multiplier پر سرعت همراه با کمپرسورهای 8.2

قیمت خرید این محصول

۲۹,۰۰۰ تومان

دانلود مقاله انگلیسی

عنوان فارسی

طراحی و پیاده سازی Radix 8 Multiplier پر سرعت همراه با کمپرسورهای 8.2

عنوان انگلیسی

Design and Implementation of High Speed Radix 8 Multiplier using 8:2 Compressors

صفحات مقاله فارسی

13

صفحات مقاله انگلیسی

6

سال انتشار

2014

رفرنس

دارای رفرنس در داخل متن و انتهای مقاله

فرمت مقاله انگلیسی

PDF

فرمت ترجمه مقاله

ورد تایپ شده و pdf

فونت ترجمه مقاله

بی نازنین

سایز ترجمه مقاله

14

نوع مقاله

ISI

نوع ارائه مقاله

ژورنال

شناسه ISSN مجله

2319-8885

کد محصول

F1558

وضعیت ترجمه عناوین تصاویر و جداول

ترجمه شده است ✓

وضعیت ترجمه متون داخل تصاویر و جداول

ترجمه نشده است ☓

وضعیت ترجمه منابع داخل متن

درج نشده است ☓

وضعیت فرمولها و محاسبات در فایل ترجمه

به صورت عکس، درج شده است

بیس

نیست ☓

مدل مفهومی

ندارد ☓

پرسشنامه

ندارد ☓

متغیر

ندارد ☓

رفرنس در ترجمه

در انتهای مقاله درج شده است

رشته و گرایش های مرتبط با این مقاله

مهندسی کامپیوتر، معماری سیستم های کامپیوتری، مهندسی سخت افزار

مجله

مجله بین المللی مهندسی علوم و پژوهش فناوری

دانشگاه

گروه ECE، حیدرآباد، هند

کلمات کلیدی

FPGA، HDL، نگاهی به پیشرونده نگاه دارنده، نگهدارنده هزینه حمل، والاس درخت، رمزگذاری غرفه

کلمات کلیدی انگلیسی

FPGA - HDL - Carry Look ahead Adder - Carry Save Adder - Wallace Tree - Booth Encoding

ترجمه این مقاله با کیفیت متوسط انجام شده است. بلافاصله پس از خرید، دکمه دانلود ظاهر خواهد شد. ترجمه به ایمیل شما نیز ارسال خواهد گردید.

فهرست مطالب

چکیده
مقدمه
Multiplier
Multiplier موازی/سری
Multiplier سری-سری
Multiplier موازی-موازی
Multiplier های مختلف
Multiplier Array:
Multiplier Radix 2 Booth
الگوریتم اصلاح شده Booth برای Radix 4
نتایج شبیه سازی
نتیجه گیری

نمونه چکیده متن اصلی انگلیسی

Abstract

This paper presents an area efficient implementation of a high performance parallel multiplier. Radix-4 Booth multiplier with 3:2 compressors and Radix-8 Booth multiplier with 4:2 compressors are presented here. The design for the 8:2 compressors is presented and compared with the 4:2 compressors. The design is structured for m × n multiplication where m and n can reach up to 126 bits. Carry Look ahead Adder is used as the final adder to enhance the speed of operation. Finally the performance improvement of the proposed multipliers is validated by implementing a higher order FIR filter. The design entry is done in VHDL and simulated using Model Sim SE 6.4 design suite from Mentor Graphics. It is then synthesized and implemented using Xilinx ISE 9.2i targeted towards Spartan 3 FPGA.

نمونه چکیده ترجمه متن فارسی

چکیده
این مقاله به نحوه اجراء و پیاده سازی Multiplier موازی باعملکرد بالا اشاره دارد Radix-4 Booth Multiplier همراه با کمپرسورهای 3.2 و Radix-8 Booth Multiplierکمپرسورهای 4.2 نیز در این مقاله معرفی شده اند در ادامه، طراحیِ کمپرسور 8.2 ارائه شده و با کمپرسور 4.2 مقایسه گردیده است این طرح از یک الگوی N×M برخوردار بوده که N می تواند تا بیش از 126 بیت را به خود اختصاص دهد . ازCarry Look Ahead Adder نیز به عنوان یک Adderنهایی جهت بالا بردن سرعت عملیات استفاده می شود در نهایت، بهبود عملکردِ این ضرب کننده ها با اجراء فیلتر Fir مرتبه بالا، ارزیابی شده و از برنامهVHDL همراه با شبیه سازی Model Sim Se 6.4 در Mentor Graphics استفاده شده و در مجموع، با کمک Xilinx Ise 9.2i همراه با Spartan 3 Fpga ، تمام پیاده سازی ها، انجام گردیده است