ترجمه مقاله الگوریتم اندازه بندی بافر برای شبکه های روی تراشه با TDMA - نشریه IEEE

ترجمه مقاله الگوریتم اندازه بندی بافر برای شبکه های روی تراشه با TDMA  - نشریه IEEE
قیمت خرید این محصول
۲۹,۰۰۰ تومان
دانلود مقاله انگلیسی
عنوان فارسی
الگوریتم اندازه بندی بافر برای شبکه های روی تراشه با استفاده از TDMA و کنترل جریان انتها به انتها بر اساس اعتبار
عنوان انگلیسی
A buffer-sizing Algorithm for Networks on Chip using TDMA and credit-based end-to-end Flow Control
صفحات مقاله فارسی
19
صفحات مقاله انگلیسی
6
سال انتشار
2006
نشریه
آی تریپل ای - IEEE
فرمت مقاله انگلیسی
PDF
فرمت ترجمه مقاله
ورد تایپ شده
رفرنس
دارد ✓
کد محصول
F1125
وضعیت ترجمه عناوین تصاویر
ترجمه شده است ✓
وضعیت ترجمه متون داخل تصاویر
ترجمه نشده است ☓
وضعیت ترجمه منابع داخل متن
به صورت عدد درج شده است ✓
وضعیت فرمولها و محاسبات در فایل ترجمه
به صورت عکس، درج شده است
رشته های مرتبط با این مقاله
مهندسی کامپیوتر و فناوری اطلاعات
گرایش های مرتبط با این مقاله
معماری سیستم های کامپیوتری و شبکه های کامپیوتری
مجله
مقالات چهارمین کنفرانس بین المللی امضای کد سخت افزار / نرم افزار و سنتز سیستم
دانشگاه
تحقیق Philips، هلند
کلمات کلیدی
سیستم بر روی تراشه، شبکه بر روی تراشه، سطح، بافرها
doi یا شناسه دیجیتال
http://doi.org/10.1145/1176254.1176287
فهرست مطالب
چکیده
1 مقدمه
2. Æthereal NOC
3. رفتار برنامه
4. محاسبه اندازه های بافر NI
4.1 محاسبه بافر NI تولیدکننده
4.2 بافرینگ NI مصرف کننده
4.3 دیگر الگوهای تولید
5. نتایج
6. نتیجه گیری ها و کار آینده
نمونه چکیده متن اصلی انگلیسی
Abstract

When designing a system-on-chip (SoC) using a network- on-chip (NoC), silicon area and power consumption are two key elements to optimize. A dominant part of the NoC area and power consumption is due to the buffers in the network interfaces (NIs) needed to decouple computation from communication. Having such a decoupling prevents stalling of IP blocks due to the communication interconnect. The size of these buffers is especially important in real-time systems, as there they should be big enough to obtain predictable performance. To ensure that buffers do not overflow, end- to-end flow-control is needed. One form of end-to-end flow- control used in NoCs is credit-based flow-control. This form places additional requirements on the buffer sizes, because the flow-control delays need to be taken into account. In this work, we present an algorithm to find the minimal decoupling buffer sizes for a NoC using TDMA and credit- based end-to-end flow-control, subject to the performance constraints of the applications running on the SoC. Our experiments show that our method results in a 84% reduction of the total NoC buffer area when compared to the state-of- the art buffer-sizing methods. Moreover, our method has a low run-time complexity, producing results in the order of minutes for our experiments, enabling quick design cycles for large SoC designs. Finally, our method can take into account multiple usecases running on the same SoC.

نمونه چکیده ترجمه متن فارسی
چکیده
هنگام طراحی یک سیستم بر روی تراشه (SOC) با استفاده از یک شبکه بر روی تراشه (NOC)، سطح سیلیکون و مصرف توان، دو عنصر کلیدی برای بهینه سازی می باشند. بخش غالب سطح NoC و مصرف توان ناشی از بافرها در واسطه های شبکه (NIS) می باشد که برای جداسازی محاسبات از ارتباطات مورد نیاز هستند. چنین جداسازی، مانع از به تاخیر انداختن بلوک های IP با توجه به اتصال های ارتباطی می شود. اندازه این بافرها به خصوص در سیستم های زمان واقعی مهم است، همانطور که آنها باید به اندازه کافی برای به دست آوردن عملکرد قابل پیش بینی بزرگ باشند. برای اطمینان از اینکه بافرها سرریز نمی کنند، کنترل جریان انتها به انتها مورد نیاز است. یک شکل از کنترل جریان انتها به انتهای مورد استفاده در NOCها، کنترل جریان مبتنی بر اعتبار است. این شکل، الزامات اضافی را برای اندازه بافر قرار می دهد، چرا که تاخیر در کنترل جریان باید در نظر گرفته شود. در این کار، ما یک الگوریتم برای پیدا کردن حداقل اندازه بافر جداسازی را برای NoC با استفاده از TDMA و کنترل جریان انتها به انتها مبتنی بر اعتبار، تحت محدودیت های عملکرد در برنامه های کاربردی در حال اجرا در SOC ارائه می دهیم. آزمایشات ما نشان می دهد که زمانی که با روش های مدرن اندازه بندی بافر مقایسه می شود، روش ما به کاهش 84٪ از کل سطح بافر NoC منجر می شود. علاوه بر این، روش ما دارای پیچیدگی زمان اجرای کم، تولید نتایج در اندازه دقیقه برای آزمایش های ما، فعال نمودن چرخه های طراحی سریع برای طراحی های SOC بزرگ است. در نهایت، روش ما می تواند برای موارد استفاده متعدد در حال اجرا در همان SOC در نظر گرفته شود.

بدون دیدگاه